EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

2000298991

PUBLICATION DATE

24-10-00

APPLICATION DATE

09-04-99

APPLICATION NUMBER

11102978

APPLICANT: TOSHIBA CORP;

INVENTOR :


TANZAWA TORU;

INT.CL.

G11C 16/02

TITLE

SEMICONDUCTOR DEVICE



ABSTRACT :

PROBLEM TO BE SOLVED: To obtain a semiconductor device in which forward bias between a diffusion layer of a transistor and a substrate caused by parasitic capacity can be prevented, and a problem of breakdown strength of a transistor can be prevented, when potential difference between two nodes having potential difference being higher than power source voltage is reset.

SOLUTION: A switch circuit SW1 is connected between a node N1 to which substrate voltage Vwell is supplied and a node 2 to which voltage VWL of a word line is supplied. Parasitic capacity C1 exists in these nodes N1, N2. Voltage VWL of a word line is made negative voltage. At the time of finish of erasing operation, the switch circuit SW1 is turned on, the node N1 and the node N2 are short-circuited, after that, switch circuits SW4, SW5 are turned on, and these nodes N1, N2 are individually grounded.

COPYRIGHT: (C)2000,JPO

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-298991

(P2000-298991A)

(43)公開日 平成12年10月24日(2000.10.24)

(51) Int.Cl.7

藏別記号

FΙ

テーマコード (参考)

G11C 16/02

G11C 17/00

612Z 5B025

審査請求 未請求 請求項の数7 〇L (全 12 頁)

(21)出顯番号	特顧平11-102978	(71) 出顧人	000003078
			株式会社東芝
(22) 山願日	平成11年4月9日(1999.4.9)		神奈川県川崎市幸区堀川町72番地
		(72)発明者	渥美 滋
			神奈川県川崎市幸区堀川町580番1号 株
			式会社東芝半導体システム技術センター内

テム技術センター内 (72)発明者 田浦 忠行 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

(74)代理人 100058479 弁理士 鈴江 武彦 (外6名)


最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】フォワードバイアスを防止し、且つトランジス タの耐圧問題を回避して電源電圧以上の電位差を有する 三つのノード間の電位をリセットすることが困難であっ

【解決手段】 スイッチ回路SW1は基板電圧V。」が 供給されるノードN1とワード線の電圧V』が供給され るノードN2の相互間に接続される。これらノードN 1、N2には寄生容量C1が存在する。ワード線の電圧 Via は消去時に負の電圧とされる。消去動作終了時に、 スイッチ回路SW1がオンとされ、ノードN1とノード N2とがショートされ、この後、スイッチ回路SW4、 SW5をオンとしてこれらノードN1、N2が個別に接 地される



【特許請求の範囲】

【請求項1】電源電圧以上の電位差を有し、寄生容量を 介して接続された第1、第2のソードと、

前記第1、第2のソードの相互間に接続され、前記第 1、第2のソードをショートする第1のスイッチ回路 と

前記第1、第2のソードと接地間にそれぞれ設けられ、 前記第1のスイッチ回路がオンとされた後にオンとされ る第2、第3のスイッチ回路とを具備することを特徴と する半導体装置

【請求項2】 複数のブロックに分割され、各ブロックは複数のメモリセルと、これらメモリセルに接続された複数のワード線、ビット線を有するメモリセルアレイと、

前記メモリセルを選択するロウデコーダと、

前記ロウデコーダに前記ワード線に供給される電圧を供給する第1のデコーダと、

前記くモリセルが形成される基板に基板電圧を供給する 第2のデコーダと、

前記ワード線の電圧が供給される第1のノードと前記基板電圧が供給される第2のノードの相互間に接続され、前記メモリセルの消去後、前記第1、第2のノードをショートする第1のスイッチ回路と、

前記第1のノードと前記第1のデコーダの出力端との相互間に接続され、前記第1のスイッチより先にオフとされる第2のスイッチ回路と、

前記第2の7ードと前記第2のデコーダの出力端との相互間に接続され、前記第1のスイッチより先にオフときれる第3のスイッチ回路とを具備することを特徴とする 中停体装置

【請求項3】 ウェル内にスタックゲート構造のトランジスタからなる複数のメモリセルが形成され、電気的に一括してこれらメモリセルのデータが消去され、消去時には各メモリセルの制御ゲートに負電圧が印加され、前記ウェルに正の電圧が印加されるチャネル消去方式を用いた半導体装置であって、

前記ウェルに電圧を供給する第1のソードと前記メモリ セルの制御ゲートに電圧を供給する第2のソードとの相 互間に接続され、消去終丁時にオンとされ前記第1、第 2のソードをショートする第1のスイッチ回路と、

前記第1のソードと接地間、及び前記第2のソードと接地間にそれぞれ接続され、前記第1のスイッチ回路がオンとされた後、オンとされる第2、第3のスイッチ回路とを具備することを特徴とする半導体装置

【請求項4】 前記第1のスイッチ回路は、

電流通路の一端が前記第1のソードに接続され、ショート時に耐圧条件を満たす電圧がデートに供給される第1のNチャネルトランジスタと

電流通路の一端が前記第2のノードに接続され、ショー 下時に耐圧条件を満たす電圧がゲートに供給される第2 のNチャネルトランジスタと、

電流通路の両端が前記第1、第2のNチャネルトランジスクの電流通路の各他端に接続され、耐圧条件を満たす一定の電圧がゲートに供給されるPチャネルトランジスタとを具備することを特徴とする請求項1乃至3記載の半導体装置

【請求項5】 アドレス信号に応じて前記ウェルに供給 する電圧を発生する第1のデコーダと、

アドレス信号に応じて前記制御ゲートに供給する電圧を 発生する第2のデコーダと、

前記第1のデコーダと前記第1のプードの相互間に接続され、前記ショート時に前記第1のスイッチ回路より先にオフとされる第4のスイッチ回路と、

前記第2のデコーダと前記第2のソードの相互間に接続され、前記ショート時に前記第1のスイッチ回路より先にオフとされる第5のスイッチ回路とを具備することを特徴とする請求項3記載の半導体装置

【請求項6】 前記第1のノードには正の電圧V1が供給され、前記第2のノードには負の電圧V2が供給され、前記第1のNチャネルトランジスタのゲートにはNチャネルトランジスタの関値電圧VthN以上の電圧と関値電圧VthN未満の電圧の一方が供給され、前記第2のNチャネルトランジスタのゲートには電圧V2+VthN以上の電圧と電圧V2・VthN未満の電圧の一方が供給され、前記Pチャネルトランジスタの差板電圧以上の電圧が供給されることを特徴とする請求項4記載の半導体装置

【請求項7】 前記第1のノードには正の電圧V1が供給され、前記第2のノードには接地電圧V2が供給され、前記第1のNチャネルトランジスタのゲートには電圧Vsub1+VthN(Vsub1は前記第1のNチャネルトランジスタの基板電圧、VthNはNチャネルトランジスタの関値電圧)と前記電圧Vsub1の一方が供給され、前記第2のNチャネルトランジスタのゲートには前記関値電圧VthNと前記接地電圧V2の一方が供給され、前記Pチャネルトランジスタのゲートには前記基板電圧Vsub1以上の電圧が供給されることを特徴とする請求項4記載の半導体装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性半導体記憶装置、例えばフラッシュEEPROM等の半導体装置に関する

[00002]

【従来の技術】周知のように、フラッシュメモリは、メモリセルとしてスタックデート構造のトランジスタ用い、特に、NOR型と呼ばれるフラッシュEEPROMでは書き込み時にはチャネルボットエレクトロンを用い、消去時にはFNトンネル電流を用いるのが一般的である。消去動作は種々の方式があるが、インテル社のフ

ラッシュメモリの一種のETOX (EPROM Tunnel Uxide) ではセルのゲートを接地し、ソースに高電圧(約1 OV) を印加して浮遊ゲートとソース間に電界を加え、ドNトンネル電流を流す。あるいはAMD社が提案した負ゲート・ソース消去方式のように、消去時にセルのゲートに負電圧(約5 V) を印加して浮遊ケートとソース間にFNトンネル電流を流す方式が一般的であった

【0.0.0.3】しかし、セルサイズをスケーリングしていてに従い、消去時にセルのソースに印加される高電圧が問題となってくる。印加される高電圧に耐え得るように接合耐圧を向上させる構成としては、ソース領域に三重拡散構造を用いることが考えられる。すなわち、ソース領域としてのN+(As) 領域を覆うN+(P) 領域を形成することにより耐圧を向上できる。しかし、この三重拡散構造はチャネル長のスケーリングを防げる要因となっている。すなわち、十分な耐圧を得るためにN+領域を形成することにより、Y+(拡散層とゲートとのオーハーラップ長)の増加は約0、 $2 \mu m$ と見積れる。しかし、デバイスが一層做細化され、特に、 $0 + 25 \mu m$ 以下の世代を考えると、Y,都分を含むチャネル長しは、1 - 1 eff = 0, $2 \mu m$

() p(f) 実効チャネル長)

となりセルサイズを縮小する上で大きな弊害となる。

【①①①4】上記問題を解決するためチャネル消去方式が開発されている。この方式は、消去時に基板(エソース)とワード線の相互間に高電圧を印加し、浮遊ゲートと基板間にトンネル電流を流す方式である。基板とソースが同電位(もしくはソースがフローティングでも可)であるため、ソースの接合耐圧を考える必要がなく、二重拡散構造が不要となる。

【0005】しかし、この方式は、浮遊ゲートと基板間の容量が大きいため、ソース消去方式と比較して、消去時にセルのゲートと基板間に大きな電圧を印加する必要がある。このため、セルのゲート(ワード線)に所定の電圧を供給するデコード回路や、基板に所定の電圧を供給するデコード回路を構成するトランジスタの耐圧が問題となる。そこで、これらトランジスタの耐圧が問題とならないよう、各部の電圧が考慮されている。

【①①①6】図6(a)(b)(c)は、メモリセルの各部に供給されるバイアス電圧の関係を示している。図 6(a)(b)に示すように、トランジスタの耐圧を低く抑えるためには、消去時にセルの制御ゲートに負電圧(Vョーー8 V)を印加し、基板に正の高電圧(V subー1 0 V)を印加するのが良い。また。チャネル消去の場合。図6(c)に示すように、メモリセルMCは、N型ウェルにより上型基板と分離されたド型ウェル内に形成され、セルの基板電圧V subはド型ウェルとN型ウェルに供給される

【0007】この方式によれば、デコード回路を耐圧1

り Vのトランジスタにより構成できる。これに対して、制御ゲートあるいは基板だけに耐圧性能を持たせようとすると、約20 Vの耐圧を有するトランジスタが必要となる。このように、トランジスクの耐圧電圧が高くなると、すox. (酸化膜の膜厚)やL(チャネル長)等を耐圧10 Vのトランジスタの信としなければならないこのため、デコード回路によるチップ占有面積が膨大となる。

【①①①S】図テ乃至図りは、チャネル消去のバイアス 電圧をセルの各部に印加するための回路例を示してい る

【0.00.9】図7は、行デコード回路(ワード線ドライバ)の一例を示している。この行デコード回路において、論理回路7.1aは0.8で、0.5でドレス信号とErase信号をデコードする。このデコード出力信号は、レベルシフタ7.1bにより電圧 V_{10} で、 V_{11} 系の信号に変換される。ここで、 V_{10} はワード線のパイレベルであり、 V_{12} はワード線のローレベルである。このレベルシフタ7.1bの出力信号は駆動回路としてのインバーク回路7.1でを介してワード線に電圧 V_{12} として供給される

【0.01.0】図9は、ワード線の電圧 V_{st} を示している。このように、ワード線の電圧 V_{st} は、データの読み出し、プログラム、消去に応じて設定される。これら電圧 V_{st} 、 V_{ss} はいずれも絶対値が1.0 V以内とされ、デコード回路内のトランジスタの耐圧条件を満たしている。

【 0 0 1 1 】 図 8 は、図 7 に示すレベルシフタの回路構成の一例を示している

【0012】図10は、セルアレイが形成される基板 (P型ウェル)に電位を供給するデコード回路の一例を示している。このデコード回路において、論理回路100aは、プロックアドレス信号とErase信号をデコードする。このデコード出力信号はレベルシフタ100bに供給され、電圧Vaと接地レベルの信号に変換される。ここで、電圧Vaは例えば10Vである。このレベルシフタ100bの出力信号は駆動回路としてのインバータ回路100cを介してP型ウェルに供給される【0013】

【発明が解決しようとする課題】次に、負ゲート・チャネル消去方式を実現するための課題について説明する 【0014】図11は、デコータ内のNチャネルトランジスタ(NMOS)、Pチャネルトランジスタ(PMOS)及びメモリセル(MC)の断面図を示し、図12は図11の等価回路を示している。これらNチャネルトランジスタ、Pチャネルトランジスタ及びメモリセルと、各ウェルや基板との間には寄生容量に1~CSが存在する。これら寄生容量に1~CSは次の通りである。図13は寄生容量に1~CSを示す等価回路である。図1

【()()15】()1:メモリセルの制御ゲートと基板()P型ウェル)間の容量 - (制御ゲートと浮遊ゲート間の容

量)及び(浮遊ゲートと基板間の容量)の直列容量 C.2:ブロック基板(N型ウェル、P型ウェル)と基板

間の容量

C(3): デコーダのハイレベル(N型ウェル)を基板間の 容量

 $\mathbb{C}[4:\mathbb{R}^2]$ でのハイレベル($\mathbb{V}[a]$)とローレベル($\mathbb{V}[a]$)間の容量

ところで、この種の不揮発性半導体記憶装置は、消去動作終了時に、読み出し動作ができる状態にリセットする必要がある。すなわち、ワード線の電圧Vale 8 Vから 0 Vとし、ウェルの電圧Vali を10 Vから 0 Vとする必要がある。このようにワード線の電圧及びウェルの電圧をリセットする際に問題となるのは、各ノードのリセットの順番である。

【0016】図14、図15は、消去終了後に各ノードがリセットされていく様子を極端な例をあげて示している。

【 0 0 1 7 】 図 1 4 は、ワード線の電圧 Vul (VEB マー 8 V) をウェルの電圧よりも先にリセットする場合の動作波形を示している

【0018】ワード線の電圧 V_{ii} が-8Vから0Vとなるとき、図11に示す容量01によりウェルの電位 V_{ii} も上昇される。この V_{ii} は図10に示すように、電圧 V_{i} と接地電位が電源として供給されるインバータ回路100でにより駆動される。このため、ウェルの電位 V_{ii} が上昇すると、図16(a)(b)に示すように、インバータ回路100でを構成するPチャネルトランジスク(V_{ii} 系、N型ウェル内)において、拡散層とN型ウェルの間で電圧 V_{ii} から電圧 V_{ii} へのフォワードバイアス状態が生じる

【①①19】この状態において、最悪の場合、電圧V こ。と基板間に電圧V_bかペースに供給されるバイホー ラトランジスタができて、大量のホールが基板内に放出 され、これがトリガとなってラッチアップを引き起こす 虚がある

【0.0.2.0】一方、電圧 $V_{\rm EB}$ が比較的ゆっくり変化する場合、ウェル電位 $V_{\rm EC,II}$ の上昇は、Pチャネルトランジスタを介して電圧 $V_{\rm F}$ の上昇を招く。この電圧 $V_{\rm E}$ は最大電圧1.0 Vに設定しているため、電圧 $V_{\rm E}$ がこれ以上上昇した場合、トランジスタの耐圧問題を招く

【0021】図15は、ワード線の電位より先にウェル電位をリセットする場合の動作波形を示し、図17(a)(b)は、ワード線とウェルのデコード回路を示している

【0.0022】この場合、ウェル電位 V_{noll} がリセットされると、図 $1.7(\pi)$ (6.000)に示すように、ウェル電圧とカップリングしている容量C1により、ワード線の電圧 V_{cl} がアンクーシュートする。このとき、図1.7

(b)に示すように、P型ウェル内のNチャネルトランジスタの拡散層でフォワードバイアスが起こり。最悪の場合、ラッチアップを引き起こす壁がある。

【0023】一方、ウェルの電圧がゆっくり変化する場合、電圧V₅₅が引き下げられてアンダーシュートする 行デコーダ内の電圧V_{cu} V_Eがほぼ最大電圧10Vに 設定されている場合、電圧V_Eがアンダーシュートした 場合、最大電圧10Vを越えることとなり、トランジス タの耐圧問題を招く

【0024】上記の例はいずれも極端な場合を示している。しかし、消去終了時に電圧Vmと電圧Vmillを同時にリセットしよっとしても内部の寄生容量や、抵抗、その他の電気特性、温度特性などを考慮すると、同時にリセットしているつもりでも必ず上記のような場合が発生する。したがって、どのような場合でもフェワードバイアスあるいはトランジスタの耐圧問題を起こさぬような配慮が必要である。

【0025】本発明は、上記課題を解決するためになされたものであり、その目的とするところは電源電圧以上の電位差を有する二つのノード間の電位をリセットする際に、寄生容量によるトランジスタの拡散層と基板相互間でのフォワードバイアスを防止でき、且つトランジスタの耐圧問題を回避可能な半導体装置を提供しようとするものである。

【0026】

【課題を解決するための手段】本発明は、上記課題を解決するため、電源電圧以上の電位差を有し、寄生容量を介して接続された第1、第2のノードと、前記第1、第2のノードの相互間に接続され、前記第1、第2のノードをショートする第1のスイッチ回路と、前記第1、第2のノードと接地間にそれぞれ設けられ、前記第1のスイッチ回路がオンとされた後にオンとされる第2、第3のスイッチ回路とを具備している。

【①①27】さらに、本発明の半導体装置は、複数のブ ロックに分割され、各ブロックは複数のメモリセルと、 これらメモリセルに接続された複数のワード線、ビット 線を有するメモリセルアレイと、前記メモリセルを選択 するロウデコーダと、前記ロウデコーダに前記ワード線 に供給される電圧を供給する第1のデコーダと、前記メ モリセルが形成される基板に基板電圧を供給する第2の デコーダと、前記ワード線の電圧が供給される第1の / ードと前記基板電圧が供給される第2のノードの相互間 に接続され、前記メモリセルの消去後、前記第1、第2 のソードをショートする第1のスイッチ回路と、前記第 1のノードと前記第1のデコーダの出力端との相互間に 接続され、前記第1のスイッチより先にオフとされる第 2のスイッチ回路と、前記第2のノードと前記第2のデ コーグの出力端との相互間に接続され、前記第1のスイ ッチより先にオフとされる第3のスイッチ回路とを具備 している

【①028】また、本発明の半導体装置は、ウェル内にスタックゲート構造のトランジスタからなる複数のメモリセルが形成され、電気的に一括してこれらメモリセルのデータが消去され、消去時には各メモリセルの制御ゲートに負電圧が印加され、前記ウェルに正の電圧が印加されるチャネル消去方式を用いた半導体装置であって、前記ウェルに電圧を供給する第1のメードと前記メモリセルの制御ゲートに電圧を供給する第2のメードとの相互間に接続され、消去終了時にオンとされ前記第1。第2のメートをショートする第1のスイッチ回路と、前記第1のメードと接地間、及び前記第2のメードと接地間にそれぞれ接続され、前記第1のスイッチ回路がオンとされた後、オンとされる第2、第3のスイッチ回路がオンとされた後、オンとされる第2、第3のスイッチ回路とを具備している。

【①①20】前記第1のスイッチ回路は、電流通路の一端が前記第1の7ードに接続され、ショート時に耐圧条件を満たす電圧がゲートに供給される第1のNチャネルトランジスタと、電流通路の一端が前記第2の7ードに接続され、ショート時に耐圧条件を満たす電圧がゲートに供給される第2のNチャネルトランジスタと、電流通路の両端が前記第1、第2のNチャネルトランジスタの電流通路の各他端に接続され、耐圧条件を満たす一定の電圧がゲートに供給されるPチャネルトランジスタとを具備している。

【①①30】さらに、木発明の半導体装置は、アドレス信号に応じて前記ウェルに供給する電圧を発生する第1のデコーダと、アドレス信号に応じて前記制御ゲートに供給する電圧を発生する第2のデコーダと、前記第1のデコーダと前記第1のメードの相互間に接続され、前記ショート時に前記第1のスイッチ回路と、前記第2のデコータと前記第2のソードの相互間に接続され、前記ショート時に前記第1のスイッチ回路より先にオフとされる第5のスイッチ回路とを具備している。

【①①31】前記第1のノードには正の電圧V1が供給され、前記第2のノードには負の電圧V2が供給され、前記第1のNチャネルトランシスタのゲートにはNチャネルトランジスタの関値電圧VthN以上の電圧と関値電圧VthN未満の電圧の一方が供給され、前記第2のNチャネルトランジスタのゲートには電圧V2+VthN以上の電圧と電圧V2+VthN未満の電圧の一方が供給され、前記Fチャネルトランジスタのゲートには前記第1のNチャネルトランジスタの基板電圧以上の電圧が供給される

【0032】前記第1のノードには正の電圧V1が供給され、前記第2のノードには接地電圧V2が供給され、前記第1のNチャネルトランジスタのゲートには電圧Vsub1+ VthN(Vsub1は前記第1のNチャネルトランジスクの関値電圧)と前記電圧Vsub1の一方が供給され、前記第2

のNチャネルトランジスクのケートには前記閾値電圧VthNと前記接地電圧V2の一方が供給され、前記Pチャネルトランジスクのゲートには前記基板電圧Vsub1以上の電圧が供給される

[0033]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して説明する。

【0034】上述したように、セルの制御ゲートと基板との相互間には寄生容量で1があり。これら制御ゲートと基板両端にトンネル電流を流せるような高電圧(約20V)を印加した状態で、制御ゲートあるいは基板の一方を接地することにより上記問題が生じている。すなわち、消去状態でトランジスタの耐圧電圧に相当する電圧がワード線の電圧、あるいはウェルの電圧に設定されている。このため、その状態から制御ゲートあるいは基板の一方を接地すると、寄生容量で1により、ウェルの電圧、あるいはワード線の電圧がオーバーシュート、あるいはアンダーシュートする。これらオーバーシュート、あるいはアンダーシュートが生じた場合、フェワードバイアスが生じたりトランジスタの耐圧問題が発生する【0035】そこで、本発明ではワード線の電圧V

。。や、ウェルの電圧VLL」を接地する前に、先ずこれら電圧VmとVL11との電位差が除去される。具体的には消去後のリセットに先立ち電圧VmとVmallをショートし、寄生容量CIの両端にかかる電圧をOVとする。このショート終了後、ワード線電圧やウェル電圧のリセット動作を行なう。

【0036】図1は、本発明の基本原理を示している。すなわち、図1(a)に示すように、制御ゲート・基板間の寄生容量C1にはスイッチSWが並列接続されるこのスイッチSWは同図(b)に示すように、例えばトランスファーゲートにより構成されている。 マモリセルの消去後、先ず、このスイッチSWがオンとされ、寄生容量C1の両端がショートされてワード線の電圧V」とウェルの電圧V」につ電位差が0Vとされる。寄生容しての両端の電位はウェル電圧のハイレベルV。(10V)とワード線のローレベルV。(-8V)の中間となるため、フォワードバイアスの心配は無くなる

【①①37】リセット動作は、寄生容量に1の両端をショートしたまま、寄生容量に1の各ノードを接地しても良いし、ショートを解除した後、寄生容量に1の各ノードを別々に接地しても良い。このリセット動作を行っために、寄生容量に1の各ノードと接地間に後述するスイッチ回路がそれぞれ接続される。

【0038】上記構成によれば、寄生容量C1をスイッチ回路SWによりショートし、寄生容量C1の両ノードの電位差をゼロとした後、寄生容量の各ノードを接地している。このため、デコード回路を構成するトランジスタのフォワードハイアスや耐圧問題を回避できる。

【0039】(第1の実施例)上記基本原理では、ショ

ート動作を理想的に行える場合を示したが、実際にレョート動作を実現するにはもう一工夫必要である。

【0040】上記のように、消去動作時には寄生容量に 1の両端には約20℃の電圧が印加されている。このため、図1(b)に示すように、通常のトランジスタにより構成されたトランスファーゲートを用いて容量に1をショートする場合、トランスファーゲートを構成するトランジスタは約20℃の耐圧が必要である。これまでの説明では、全てのトランジスタに印加される電圧を10℃以内と仮定してきた。それはデコード回路のサイズを妥当な大きさとするため、回路素子の微細化が必須だからである。仮に、上記のようにショート用のトランジスタに20℃以上の耐圧が必要となると、この部分は特殊な素子となってしまう。特殊な素子の導入はプロセス工程を複雑としコストの高騰を招くため得策ではない。

【 0 0 1 1 】本発明の第1の実施例は、耐圧の高い特殊 な素子を用いることなく、正、負の電圧をショートさせる回路を提供する

【00 12】図2(a)(b)は、不揮発性半導体記憶 装置、例えばNOR型フラッシュメモリに本発明を適用 した場合を示している。このフラッシュメモリは、例え ば32 Mビットの記憶容量を有している。図2(a)に おいて、メモリセルアレイ11は、64個のブロックに 分割され、1ブロックは64Kパイトで構成されてい る。消去はこの1ブロック単位に行われる

【0013】回2(b)に示すように、各ブロックは行 及び列に複数のメモリセル Mc が配置されたメモリセル アレイ12、このメモリセルアレイ12のワード線Wし を選択するロウデコーダ13、ビット線BLを選択する カラムデコーダ1 4を有している。さらに、前記ロウデ コーグ13には第1のプロックデコータ15が接続さ れ、メモリセルアレイ12のP型ウェル及びN型ウェル には第2のブロックデコーダ16が接続されている。前 記第1のブロックデコーダ15は、データの読み出し、 プログラム、消去に応じて、ワード線を駆動するための 電圧V。」を生成する。すなわち、第1のブロックデコー グ15は、消去時にワード線のローレベルとして電圧V EB (SV)を発生し、非消去時はローレベルとして接 地電位を発生する。また、前記第2のブロックデコーダ 16は、データの読み出し、プログラム、消去に応じ て、基板の電圧V。11を生成する。すなわち、第2のブ ロックデコーグ1.6は、消去時に電圧 $V_{\rm F}$ (1.0 V)を 発生し、非消去時は接地電位を発生する。

【0011】 《モリセルアレイ12は、図11と同様の構成とされている。第1のブロックデコーダ15は、図7、図8と同様の構成とされ、第2のブロックデコーダ16は、図10と同様の構成とされている

【0045】前記ロウデコーダ13と基板の相互間にはスイッチ回路SW1か接続されている。このスイッチ回路SW1は、制御回路17からの信号に応じて、消去終

了後でリセット動作前にセルの制御ゲートとP型ウェルとの間に存在する寄生容量C 1をショートする。前記第1のプロックデコーダ15とロウデコーダ15の相互間にはスイッチ回路SW3が接続され、第2のプロックデコーダ16と基板の相互間にはスイッチ回路SW3が接続されるノードN1と接地間にはスイッチ回路SW4が接続され、前記スイッチ回路SW1とSW2が接続されるノードN2と接地間にはスイッチ回路SW5が接続されている。

【0046】図3は、図2の要都を具体的に示す回路構成図であり、図2と同一部分には同一符号を付す。前記スイッチ回路SW1はNチャネルトランジスタQ1、Q2とPチャネルトランジスタQ1、Q2とPチャネルトランジスタQ3は基板電圧Vmiが供給されるノードN1とワード線の電圧Vmが供給されるノードN2との間にQ1、Q3、Q2の順に直列接続される「NチャネルトランジスタQ1のゲートには駆動回路31が接続され、NチャネルトランジスタQ2のゲートには駆動回路32が接続されている。これら駆動回路31、32は前記制御回路17を構成している。

【0017】前記駆動回路31はショート制御信号(電源電圧(例えば2V) 接地電圧)に応じて電圧V₁₀ スは接地電圧を発生するレベルシフタ31aと、このレベルシフタ31aの出力信号に応じてNチャネルトランシスタQ1のゲートを制御するインバータ回路31bとにより構成されている。このインバータ回路31bとにより構成されている。このインバータ回路31bはレベルシフタ31aの出力信号に応じて電圧V₀₀ スは接地電圧を前記NチャネルトランジスタQ1のゲートに供給する。このNチャネルトランジスタQ1は、ゲートにNチャネルトランジスタの関値電圧VthN以上の電圧が供給されることによりオンし、関値電圧未満の電圧が供給されることによりオフとなる

【①048】また。前記駆動回路32はショート制御信号に応じて電圧V」。又はワード線のローレベルの電圧Vasを発生するレベルシフタ32aと、このレベルシフタ32aの出力信号に応じてNチャネルトランジスタQ2のゲートを制御するインバータ回路32bとにより構成されている。このインバータ回路32bはレベルシフタ32aの出力信号に応じて電圧Vas 又は電圧Vesを前記NチャネルトランジスタQ2のゲートに供給する。このNチャネルトランジスタQ2は、ゲートにVat + Vth M以上の電圧が供給されることによりオンとなる

【0049】前記パチャネルトランジスタQ1の基板には接地電位が供給され、パチャネルトランジスタQ2の基板にはワード線の電圧Vigが供給されている。また、前記ピチャネルトランジスタQ3のデートは接地され、基板はパチャネルトランジスタQ1の接続ノードN3に

接続されている

【0.050】さらに、前記基板電圧 $V_{\rm sall}$ が供給されるフードN1と接地間にはスイッチ回路SW4を構成するトランスファーゲートが接続され、前記ワード線の電圧 $V_{\rm ut}$ が供給されるフードN2と接地間にはスイッチ回路SW5を構成するトランスファーゲートが接続されるこれらスイッチ回路SW4、SW5は信号 ϕ 、 ϕ により制御される

【 0 0 5 1 】上記構成において、図4 を参照して動作について説明する。

【0.052】前記寄生容量C.1の両端には電圧 V_{max} 、 V_{max} が印加されている。これら電圧 V_{max} 、 V_{max} の電位差 V_{max} = V_{max} はほぼ2.0Vである。メモリセルアレイがブロック単位に消去された後、スイッチ回路SW2、SW3がオフとされ、ノード V_{max} = V_{max}

【()() 5 3】ノーFN3の電圧はFチャネルトランジス クQ3により、Pチャネルトランジスタの閾値電圧Vth P以下に下がることはない。このPチャネルトランジス。 クQ3がない場合、NチャネルトランジスタQ2の導通 に伴いノードN3が大きく負電圧となり、Nチャネルト ランジスク()1の拡散層と基板間がフォワードバイアス となる虚がある。あるいは、ハチャネルトランジスタQ 1の停通に伴いNチャネルトランジスタQ2の拡散層が 高電圧となり、トランジスクQ2がブレークダウンする。 虚を有している。PチャネルトランジスタQ3はこれら を防止している。このため、NチャネルトランジスタQ 1は10V以下で動作し、PチャネルトランジスタQ3 はウェル電圧 V: VthN (VthNはNチャネルトラン ブスタの閾値電圧)であるから10V以下で動作する。 このように、各トランジスタのゲートとソース。ドレイ ラの相互間には1 () V以下の電圧が印加される

【0054】以上のように、NチャネルトランジスタQ 1、Q2の相互間にPチャネルトランジスタを設ける ことにより、各トランジスタを耐圧以内で動作させるこ とが可能である。したがって、高耐圧の特殊なトランジ スタを形成する必要がない

【0055】上記ショート動作ではノードN1の電圧Vに、と、ノードN2の電圧Vには完全には一致しないすなわち、これらノードが完全にショートする前にPチャネルトランジスタQ3がオフしてしまうからであるしたがって、ショート動作を行なった後、スイッチSW1 SW5をオンとしてノードN1 N2を別々に接地させる

【0056】上記第1の実施例によれば、基板電圧V 。1.が供給されるフードN1とワード線の電圧V上が供 給されるノードN2との間にスイッチ回路SW1を接続し、消去終了後に、このスイッチ回路SW1をオンとして寄生容量C1の両端をショートし、この後、スイッチSW1、SW5によりノードN1とN2を接地している。このため、消去後のリセット時に寄生容量C1により、ウェル電圧あるいはワード線電圧がオーハーシュート、あるいはアンダーシュートすることを防止できるしたがって、フォワードバイアスによるラッチアップを防止できるとともに、トランジスタの耐圧問題を回避できる。

【0057】しかも、スイッチ回路SW1はNチャネル トランシスタQ1、PチャネルトランジスタQ3、Nチ ャネルトランジスタQ2の直列回路により構成され、各 トランシスタは規定の耐圧の範囲内で動作できる。換言 すれば、規定の耐圧を有するトランジスタのみにより、 耐圧以上の電位差のある両ノードをショートできる。こ のため、ショート動作のために高耐圧トランジスタを用 いる必要がないため、製造プロセスの複雑化、製造コス トの高騰、及びセルレイアウトの複雑化を防止できる 【0.058】また、ノードN1、N2のショート時に、 スイルチSW2、SW3をオフ状態とし、ノードN1、 N2から第1、第2のブロックデコーダ15、16を切 り離している。このため、メモリセルの制御ゲートと基 板に電位を供給しているノードN1、N2のみを独立し てリセットでき、ノードN1、N2間を高速に同電位と することができる

【0059】(第2の実施例)図5は、本発明の第2の 実施例の要部を示しており、図3と同一部分には同一符 号を付している。上記第1の実施例は、ノードN1が正 電位、ノートN2が負電位の場合について示したが、こ れに限定されるものではない。第2の実施例は、ノード N1が例えば20Vであり、ノードN2が接地電位の場 合を示している。この場合、NチャネルトランジスタQ 1のゲートには10V+VtbN、又は10Vが供給さ れ、基板電圧Vsub1は10Vに設定される。また、Nチ テネルトランジスタQ 2のゲートにはVtM、又はOV が供給され、基板電圧V sub2は接地電圧とされる。Pチ ャネルトランジスタQ 3.0ゲートには電圧VGP=1.0 V が供給される。電圧VGPとNチャネルトランジスタQ1 の基板電位Vsub1との関係は、Vipera Vsub1に設定され る。トランジスタ()1、()2のゲートは前記制御回路1 7 と同様の回路により制御される。

【 0 0 6 0 】上記構成としても、各トランジスタを所定の耐圧の範囲内で動作させて、寄生容量に 1 をショート することができる

【①061】尚、上記第1、第2の実施例では、NOE型フラッシュEEPROMを例に説明したが、本発明は上記両実施例に限定されるものではなく、NAND型フラッシュEEPROMや、電源電圧以上の電位差を有する2つのソードをリセットする必要があるその他の半導

体装置に適用可能である

【10062】この発明は上記実施例に限定されるものではなく、発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。

[0063]

【発明の効果】以上、詳述したようにこの発明によれば、電源電圧以上の電位差を有する二つのノード間の電位をリセットする際に、寄生容量によるチャネルトランジスタの拡散層と基板相互間でのフォワードバイアスを防止でき、且つトランジスタの耐圧問題を回避可能な半導体装置を提供できる

【図面の簡単な説明】

【図1】本発明の基本原理を示すものであり、同図

(a)は等価回路図、同図(b)は同図(a)に示すスイッチ回路の一例を示す回路図。

【図2】本発明の第1の実施例を示すものであり、同図 (a) は不揮発性半導体記憶装置のメモリセルアレイを 概略的に示す平面図、同図 (b) は同図 (a) の1つの ブロックを示す構成図

【図3】図2の要部を具体的に示す回路図


【図4】図3の動作を示す波形図

【図5】本発明の第2の実施例を示すものであり、要部を示す回路図

【図6】図6(a)(b)(c)は、メモリセルの各部に供給されるバイアス電圧の関係を示している。

【図7】行デコード回路(ワード線ドライバ)の一例を示す構成図。

【図3】



【図8】 図7に示すレベルシフタの一例を示す回路図

【図9】ワード線の電圧 Vig を示す図

【図10】基板電位を供給するデコード回路の一例を示す回路図

【図11】デコード回路を構成するトランジスタヒメモ リセルを示す断面図

【図12】図11の等価回路を示す回路図

【図13】図11の寄生容量を示す等価回路図

【図14】ワード線の電圧をウェルの電圧よりも先にリセットする場合の動作を示す波形図

【図15】ワード線の電位より先にウェル電位をリセットする場合の動作を示す波形図

【図16】図14に示す動作時の問題を説明するものであり、同図(a)は等価回路図、同図(b)は断面図

【図17】図15に示す動作時の問題を説明するものであり、同図(a)は等価回路図、同図(b)は断面図 【符号の説明】

11、12…メモリセルアレイ、

13…ロウデコーダ

14…カラムデコーダ、

15…第12)ブロックデコーダ、

16…第2のブロックデコーダ、


SW、SW1、SW2、SW3、SW1、SW5…スイッチ回路、

€1…寄生容量、


Q1、Q2···Nチャネルトランジスタ、


Q3…Pチャネルトランジスタ


【図4】




[図2]











【図6】




(a)


		Vg	Vd	٧s	Vaub
(b)	読み出し	57	1V	0 V	ov
	書き込み	10V	5V	0 V	0٧
Γ	消去	-8V	オーブン(10V)	10V	107

[38]







【図11】




【图10】




【図12】









【図15】




【図17】







[314]



【图16】





プロントページの続き

(72) 発明者 丹沢 徹 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 ドターム(参考) 5B025 AA03 AB01 AC01 AD02 AD03 AD08 AD10 AD12 AE08